Uniwersytet Kardynała Stefana Wyszyńskiego w Warszawie - Centralny System Uwierzytelniania
Strona główna

Techniki cyfrowe WM-I-TC
Wykład (WYK) Semestr letni 2023/24

Informacje o zajęciach (wspólne dla wszystkich grup)

Liczba godzin: 30
Limit miejsc: (brak limitu)
Literatura:

Literatura obowiązkowa

- T. Łuba, Synteza układów logicznych. Podręcznik, Oficyna Wydawnicza PW, Warszawa 2005.

- T. Łuba (red.), Synteza układów cyfrowych, Wydawnictwa Komunikacji i Łączności, Warszawa 2003.

Literatura uzupełniająca

- S. Hassoun, T. Sasao, R. Brayton (ed.), Logic Synthesis and Verification, Kluwer Academic Publishers, 2002.

- G. De Micheli, Synteza i optymalizacja układów cyfrowych, Wydawnictwa Naukowo-Techniczne, Warszawa 1998.

Zakres tematów:

1. Arytmetyka w komputerach cyfrowych

2. Algebra Boole'a

3. Mapy Karnaugha

4. Przerzutniki

5. Układy kombinacyjne

6. ALU

7. Układy sekwencyjne

8. Środki projektowania układów logicznych

9. Automaty Moore'a i Mealy'ego

10. Budowa elementów systemów cyfrowych

11. Architektura zorientowana na instrukcje (ISA) #1

12. Architektura zorientowana na instrukcje (ISA) #2

13. Multipleksery

14. Rejestry przesuwne

15. AC i CA

Grupy zajęciowe

zobacz na planie zajęć

Grupa Termin(y) Prowadzący Miejsca Liczba osób w grupie / limit miejsc Akcje
1 każdy piątek, 9:45 - 11:15, sala e-learning
William Steingartner 49/55 szczegóły
Wszystkie zajęcia odbywają się w budynku:
e-learning
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Uniwersytet Kardynała Stefana Wyszyńskiego w Warszawie.
ul. Dewajtis 5,
01-815 Warszawa
tel: +48 22 561 88 00 https://uksw.edu.pl
kontakt deklaracja dostępności mapa serwisu USOSweb 7.0.4.0-1 (2024-05-13)